一种基于改进分布式算术技术的高效可重构FIR数字滤波器
硬件体系结构
2017-04-28 v1
摘要
本文提供了一种基于改进分布式算术（Distributed Arithmetic）的技术来计算乘积和，节省了可观数量的乘法累加块，从而减小了电路规模。该技术采用基于多路复用器的结构来复用这些块，以减少所需的内存位置。该技术使用基于超前进位（Carry Look Ahead）的加法器树以获得更好的面积-延迟积。FIR滤波器的设计使用VHDL完成，并使用Xilinx 12.2综合工具和ISIM仿真器进行综合。功耗分析使用Xilinx Xpower分析仪完成。与现有结构相比，所提出的结构所需单元减少近42%，使用的LUT触发器对减少40%，功耗也降低2%。
引用
@article{arxiv.1704.08526,
title = {An Efficient Reconfigurable FIR Digital Filter Using Modified Distribute Arithmetic Technique},
author = {Naveen S Naik and Kiran A Gupta},
journal= {arXiv preprint arXiv:1704.08526},
year = {2017}
}
备注
5 pages,4 figures, journal 2015