用于数字信号处理的开放核
硬件体系结构
2014-02-26 v1
摘要
本文介绍了三个片上系统 (SoC) 核的设计与实现，它们实现了数字信号处理 (DSP) 功能：有限脉冲响应 (FIR) 滤波器、无限脉冲响应 (IIR) 滤波器和快速傅里叶变换 (FFT)。FIR 滤波器核基于对称实现形式，IIR 滤波器核基于二阶节 (SOS) 架构，FFT 核基于基 单延迟反馈 (RSDF) 架构。这三个核与 Wishbone SoC 总线兼容，并使用通用和结构化 VHDL 进行描述。系统硬件验证通过使用在 Altera FPGA 上综合的基于 OpenRisc 的 SoC 进行，测试表明所设计的 DSP 核适用于构建基于 OpenRisc 处理器和 Wishbone 总线的 SoC。
引用
@article{arxiv.1402.6005,
title = {Open Cores for Digital Signal Processing},
author = {Juan Camilo Valderrama-Cuervo and Alexander López-Parrado},
journal= {arXiv preprint arXiv:1402.6005},
year = {2014}
}