CMOS电路中3D-TSV互连诱导耦合的概述与研究
仪器与探测器
2022-09-07 v1
摘要
半导体行业的快速发展在缩放、性能和成本方面将传统二维技术推向了极限。这些挑战推动了 3D 技术在各种集成电路生产中的应用。3D 集成的众多特征之一是使用硅通孔将多层组装成单个堆栈。这一最初为存储芯片开发的工艺，随后被应用于微电子学其他领域的众多应用中。本研究旨在评估 3D-TSV 互连对 MOS 晶体管和 CMOS 电路性能的影响。这是通过使用能够描述电路级 TSV 诱导的衬底耦合的数值模型和分析模型来实现的。所提出的分析方法不仅能够研究和优化 MOS 器件的性能，还能作为各种技术和电学参数的函数，研究和优化具有 3D 互连的大型 CMOS 电路的性能。
引用
@article{arxiv.2209.02230,
title = {Overview and study of the 3D-TSV interconnects induced coupling in CMOS circuits},
author = {Mohamed El Amine Benkechkache and Saida Latreche and Lamis Ghoualmi},
journal= {arXiv preprint arXiv:2209.02230},
year = {2022}
}