面向设计的TSV基板噪声耦合到环形VCO建模
硬件体系结构
2026-05-29 v1
摘要
穿硅通孔（TSV）使3D-IC和chiplet系统中实现密集的垂直互连，但其金属-氧化硅-硅结构引入了显著的 parasitic 耦合路径，可能降低敏感射频块的频谱纯净度。本文提出了一种紧凑、面向设计的方法，用于评估TSV引发的基板噪声对混合信号电路的影响。我们推导了一个闭式解析三端口RLGC宏模型，用于Signal-Ground TSV对，显式暴露基板节点。该方法使用22 nm FD-SOI技术设计的三级环形VCO进行验证，其中来自工艺设计套件（PDK）的特定射频器件提供对晶体管基板端子的直接访问，以进行受控噪声注入。在Spectre RF中进行多音调谐波平衡仿真，量化了TSV aggressor对振荡器输出频谱的影响。结果表明，一个1 GHz、0.5 V_{pp}的aggressor可引起-35.2 dBc的主侧线 spur。灵敏度表征显示，这些侧线 spur的幅度随aggressor幅度单调增加。此外，频率扫描显示一种低通耦合响应，其中诱导的 spur幅度在500 MHz时为-20.2 dBc，降至2 GHz时为-33.1 dBc。
引用
@article{arxiv.2605.29867,
title = {Design-Oriented Modeling of TSV Substrate Noise Coupling to Ring VCOs},
author = {Ilias Exouzidis and Alberto Garcia-Ortiz and George Floros and Georgios Panagopoulos},
journal= {arXiv preprint arXiv:2605.29867},
year = {2026}
}
备注
Accepted for publication at MOCAST 2026