分析衬底噪声对包含互连电阻的模拟/射频电路影响的仿真方法
性能
2011-11-09 v1
摘要
本文报告了一种新颖的仿真方法，用于分析和预测衬底噪声对模拟/射频电路的影响，并考虑了片上互连寄生电阻在该影响机制中的作用。该方法允许研究模拟/射频电路中独立器件（包括寄生器件）在整体影响中的作用。通过这种方式，揭示了必须采取哪些措施（如屏蔽、拓扑变更）来保护电路免受衬底噪声的影响。所开发的方法被用于分析在高压阻 0.18 m 1PM6 CMOS 工艺中设计的 3 GHz LC -tank 压控振荡器 (VCO) 上的衬底噪声影响。对于该 VCO（在从 DC 到 15 MHz 的 исследуемом频率范围内），影响主要由噪声从衬底到非理想片上接地互连的电阻耦合引起，导致模拟地弹和频率调制。因此，所呈现的测试案例揭示了片上互连在衬底噪声影响现象中的重要作用。
引用
@article{arxiv.0710.4723,
title = {Simulation Methodology for Analysis of Substrate Noise Impact on Analog / RF Circuits Including Interconnect Resistance},
author = {C. Soens and G. Van Der Plas and P. Wambacq and S. Donnay},
journal= {arXiv preprint arXiv:0710.4723},
year = {2011}
}
备注
Submitted on behalf of EDAA (http://www.edaa.com/)