Chern绝缘体与拓扑边缘态电路的构造
介观与纳米尺度物理
2019-04-17 v2
摘要
嵌入电子系统中的杂质会诱导出束缚态,这些束缚态在某些情况下可以杂化并导致杂质带。用杂质掺杂绝缘体已被认为是构造电子拓扑物质态的一条有前景的途径。在本文中,我们展示了如何从一个表面被打开能隙并故意掺杂磁性杂质的拓扑三维绝缘体出发,实现可调的Chern绝缘体。该方案的主要优势在于其鲁棒性,特别是对所杂质的构型不太敏感。我们明确地对正方形杂质晶格以及随机杂质晶格证明了这一点。在这两种情况下,我们都表明通过操控其拓扑态可使系统的Chern数改变一。我们还讨论了如何利用这一点来构造边缘通道电路。
引用
@article{arxiv.1809.09578,
title = {Engineering of Chern insulators and circuits of topological edge states},
author = {Emma L. Minarelli and Kim Pöyhönen and Gerwin A. R. van Dalum and Teemu Ojanen and Lars Fritz},
journal= {arXiv preprint arXiv:1809.09578},
year = {2019}
}
备注
9 pages, 6 figures