C-AND：用于降低1T铁电场效应晶体管存储器干扰的混合写入方案
系统与控制
2022-05-25 v1 系统与控制
摘要
铁电场效应晶体管(FeFET)存储器已显示出满足日益增长的对快速、高密度、低功耗和非易失性存储器需求的潜力。本文中，我们提出一种名为交叉AND(C-AND)的存储器架构，其中每个存储单元由单个铁电晶体管组成。写入操作采用不同写入方案和不同绝对电压执行，以考虑FeFET的非对称开关电压。它能在两个连续周期内写入整条字线，并阻止晶体管沟道中的电流和功耗。在读操作期间，电流和功耗主要在每列中单个被选器件上被感测。该读方案还支持无读取错误地读取整个字，即使在长位线上也是如此。我们的仿真表明，相较于先前提出的AND架构，C-AND架构减少了读取错误、降低了写入干扰、支持更长位线的使用，并节省多达2.92倍的存储单元面积。
引用
@article{arxiv.2205.12061,
title = {C-AND: Mixed Writing Scheme for Disturb Reduction in 1T Ferroelectric FET Memory},
author = {Mor M. Dahan and Evelyn T. Breyer and Stefan Slesazeck and Thomas Mikolajick and Shahar Kvatinsky},
journal= {arXiv preprint arXiv:2205.12061},
year = {2022}
}
备注
11 pages, 11 figures