芯片组量子架构的容错编译器Chipmunq
数学物理
2026-03-20 v1 math.MP
表示论
可精确求解与可积系统
摘要
随着量子计算通过量子纠错容错化不断进步，模块化芯片架构已涌现作为满足巨大量子比特需求的解决方案，克服单晶片制造限制。然而，这一过渡引入了关键编译器鸿沟：现有框架无法处理规模庞大的容错量子电路，又要管理芯片后端嘈杂、稀疏的互连。我们提出Chipmunq，这是首个面向模块化架构的硬件感知编译器，用于映射和路由容错电路。Chipmunq采用量子纠错感知的分区策略，保持逻辑量子比特块的完整性，防止通用编译器常见的昂贵门开销。我们的评估显示，Chipmunq在编译时间上相较于最先进工具实现13.5倍加速。通过纳入芯片约束和次优量子比特，它在不同代码距离下将电路深度降低86.4%，SWAP门计数降低91.4%。关键的是，Chipmunq克服了异构芯片间链接，使逻辑错误率提升最高可达两个数量级。
引用
@article{arxiv.2603.16387,
title = {BC Toda chain II: symmetries. Dual picture},
author = {N. Belousov and S. Derkachov and S. Khoroshkin},
journal= {arXiv preprint arXiv:2603.16387},
year = {2026}
}