亚 1 nm 栅长单层 MoS2 晶体管的量子传输仿真

亚 1 nm 栅长 $MoS_2$ 晶体管已被实验制造，但其器件性能限制尚不清楚。本文通过 ab initio 量子传输仿真探讨了亚 1 nm 栅长单层 (ML) $MoS_2$ 晶体管的性能极限。我们的仿真结果表明，通过合理的掺杂和介质工程，亚 1 nm 器件可以满足扩展的 'ITRS'(国际半导体技术路线图) $L_g$=0.34 nm 的要求。在器件优化后，我们实现了 n 型和 p 型高性能 (HP) 器件的最大导通电流密度分别为 409 $\mu A / \mu m$ 和 800 $\mu A / \mu m$，而 n 型和 p 型低功率 (LP) 器件的最大导通电流密度分别为 75 $\mu A / \mu m$ 和 187 $\mu A / \mu m$。我们采用韦尔泽-克拉默-布鲁尔 (WKB) 近似解释了重叠区域和spacer 区域优化对晶体管性能的物理机制。重叠区域和spacer 区域主要通过分别改变势垒的宽度和体系因子来影响亚 1 nm 晶体管的传输特性。与栅长为 1 nm 的 ML $MoS_2$ 晶体管相比，我们的亚 1 nm 栅长 HP 和 LP ML $MoS_2$ 晶体管显示出更低的能耗-延迟积。因此，亚 1 nm 栅长晶体管有巨大的潜力用于驱动下一代电子器件。