弱拓扑绝缘体层错处非平庸无隙电子态
介观与纳米尺度物理
2022-10-05 v1
摘要
层错等晶格缺陷可能掩盖真实材料的电子拓扑特征。事实上，缺陷是 Disorder 的一种来源，可增强体系体态的态密度与电导率，并破坏可保护拓扑态的晶体对称性。另一方面，近年来研究表明晶格缺陷可作为非平庸拓扑的来源。受近期关于 BiTeI 与 BiRhI 等三维(3D)拓扑体系的实验启发，我们考察了层错对弱拓扑绝缘体(WTIs)电子性质的影响。采用由弱耦合的二维(2D)拓扑层与非平庸间隔层构成的简单 3D WTI 模型，我们发现二维层错可承载其自身的、拓扑非平庸的无隙态。取决于 WTI 的性质以及层错的实现方式，后者可形成拓扑保护的 2D 半金属，亦可形成嵌入于更高维 WTI 体态中的 2D 拓扑绝缘体。这表明可利用真实材料中的层错作为拓扑非平庸、对称性保护导电态的来源。
引用
@article{arxiv.2206.06765,
title = {Nontrivial gapless electronic states at the stacking faults of weak topological insulators},
author = {Gabriele Naselli and Viktor Könye and Sanjib Kumar Das and G. G. N. Angilella and Anna Isaeva and Jeroen van den Brink and Cosma Fulga},
journal= {arXiv preprint arXiv:2206.06765},
year = {2022}
}
备注
9 pages, 7 figures