M3D IC中的金属层间通孔禁布区:一项关键的工艺感知设计考量
系统与控制
2023-04-28 v1 系统与控制
摘要
单片三维集成电路(M3D-IC)中的金属层间通孔(MIV)用于连接层间器件,并跨多层提供电源与时钟信号。由于顺序集成导致衬底层大幅减少,MIV的尺寸与逻辑门相当。尽管MIV尺寸微小,但在采用M3D-IC技术实现集成电路设计时,应考虑MIV对相邻器件性能的影响。本工作中,我们系统性地研究了晶体管置于MIV附近时的性能变化,以理解当MIV穿过衬底时对相邻器件的影响。仿真结果表明,应考虑MIV的禁布区(KOZ)以确保M3D-IC技术的可靠性,且该KOZ高度依赖于M3D-IC工艺。本文中,我们展示当以M1金属间距作为间隔、将晶体管置于MIV附近时,在沟道掺杂为、源/漏掺杂为、衬底层高度为的条件下,泄漏电流最高增加。我们还展示,通过在MIV周围设置依赖于工艺的KOZ,可显著减小该泄漏电流的增加量。
引用
@article{arxiv.2304.13808,
title = {Metal Inter-layer Via Keep-out-zone in M3D IC: A Critical Process-aware Design Consideration},
author = {Madhava Sarma Vemuri and Umamaheswara Rao Tida},
journal= {arXiv preprint arXiv:2304.13808},
year = {2023}
}
备注
The paper has been accepted in ISQED 2023. This is a preprint of the final submission