65nm 像素读出芯片原型中深 N 阱衬底隔离的实测有效性
仪器与探测器
2020-04-22 v3 高能物理 - 实验
摘要
我们测试了采用不同隔离策略的相同电荷灵敏前置放大器和鉴别器电路，以比较 65nm 体 CMOS 工艺中将模拟和数字电路均与衬底隔离，与仅将数字电路隔离、并将模拟地局部接至衬底这两种方案。本研究将表明，模拟电路位于衬底上、数字电路位于深 N 阱中的电路在模拟与数字之间具有更好的噪声隔离。
引用
@article{arxiv.1908.06182,
title = {Measured Effectiveness of Deep N-well Substrate Isolation in a 65nm Pixel Readout Chip Prototype},
author = {Peilian Liu and Maurice Garcia-Sciveres and Timon Heim and Amanda Krieger and Dario Gnani},
journal= {arXiv preprint arXiv:1908.06182},
year = {2020}
}