利用版图效应进行模拟逻辑锁定

尽管在数字领域有众多可用于保护数字资产的混淆技术，但对模拟领域中知识产权（IP）保护的关注却明显不足。这主要是由于模拟组件在集成电路（IC）中所占面积相对较小，大部分表面专用于数字元件。然而，尽管其规模较小，模拟组件仍是极具价值的 IP，需要有效的保护。在本文中，我们提出了一种突破性的方法，通过利用在 IC 设计中通常被认为是不良的版图效应来保护模拟 IP。具体而言，我们利用氧化物扩散长度和阱邻近效应对晶体管的影响，来微调跨导（gm）和阈值电压（Vth）等关键参数。这些参数隐藏在密钥输入之后，类似于数字 IC 中采用的逻辑锁定方法。我们的研究探讨了基于版图的效应在两种商用 CMOS 工艺中的应用，即 28nm 和 65nm 节点。为了证明所提技术的有效性，我们将其应用于锁定一个跨导运算放大器。我们进行了大量仿真，通过应用大量密钥集（超过 50,000 和 300,000 种）来评估混淆强度。结果表明，当使用错误密钥时，开环增益（高达 130dB）、相位裕度（高达 50 度）、3dB 带宽（约 2.5MHz）和功耗（约 1mW）等性能指标出现显著下降。我们的研究结果突显了该方法的优势及其相关开销。