纳米级细粒度三维集成电路织物的制造路径与实验演示
其他计算机科学
2015-06-02 v1
摘要
在亚20nm技术下，CMOS缩放面临严峻挑战，主要源于基本器件缩放限制、互连开销和复杂制造。向3D迁移长期被视为延续缩放的可能路径，然而CMOS的固有需求与细粒度3D集成不兼容。我们提出了一种称为Skybridge的真正细粒度3D集成电路织物，它解决了纳米级挑战，并相较CMOS获得了数量级收益。在Skybridge中，器件、电路、连接、热管理和制造问题以集成的3D兼容方式解决。Skybridge组装的核心是具有架构特征以实现织物集成的均匀垂直纳米线。所有有源元件主要通过对这些纳米线依次进行材料沉积步骤来创建。光刻和掺杂在任何功能化之前进行，其精度要求显著降低。本文介绍了基于广泛工艺、器件仿真和实验计量学开发并采用既定工艺的Skybridge制造路径。还展示了关键工艺步骤的实验演示。
引用
@article{arxiv.1506.00286,
title = {Manufacturing Pathway and Experimental Demonstration for Nanoscale Fine-Grained 3-D Integrated Circuit Fabric},
author = {Mostafizur Rahman and Jiajun Shi and Mingyu Li and Santosh Khasanvis and Csaba Andras Moritz},
journal= {arXiv preprint arXiv:1506.00286},
year = {2015}
}