三维集成超导量子比特：面向倒装芯片架构的 CMOS 兼容晶圆级工艺
量子物理
2025-05-26 v3
摘要
在本文中，我们展示了一项超导量子比特器件的技术开发，该器件通过倒装芯片键合实现 3D 集成，并遵循 CMOS 制造标准和 200 mm 晶圆上的污染控制规则进行加工。我们展示了所使用的量子比特芯片和载板芯片的概念验证设计，以及相应的前端和后端制造技术。在对基于金属化 KOH 刻蚀硅岛的新开发微凸点技术进行表征时，我们观察到所用金属叠层的超导转变，以及通过凸点连接的射频（RF）信号传输具有可忽略的衰减。在量子比特的时域光谱测量中，我们发现了高良率的量子比特激发，其能量弛豫时间高达 15 us。
引用
@article{arxiv.2505.04337,
title = {3D-Integrated Superconducting qubits: CMOS-Compatible, Wafer-Scale Processing for Flip-Chip Architectures},
author = {T. Mayer and H. Bender and S. J. K. Lang and Z. Luo and J. Weber and C. Moran Guizan and C. Dhieb and D. Zahn and L. Schwarzenbach and W. Hell and M. Andronic and A. Drost and K. Neumeier and W. Lerch and L. Nebrich and A. Hagelauer and I. Eisele and R. N. Pereira and C. Kutter},
journal= {arXiv preprint arXiv:2505.04337},
year = {2025}
}
备注
8 pages, 5 figures