应变 CMOS 中变异韧性的程度：从晶体管到数字电路
介观与纳米尺度物理
2017-02-24 v1
摘要
阈值电压中与工艺相关和应力诱导的变化是超缩放 CMOS 晶体管中主要的变异性问题。器件设计者将这种变异性视为设计问题中不可约的一部分，并采用不同的电路级优化方案来处理这些变化。在本文中，我们展示了通用迁移率关系的负陡度的增加如何改善 CMOS 技术中与工艺相关的（例如氧化层厚度涨落、栅功函数涨落）以及应力诱导或可靠性相关的（例如偏压温度不稳定性或 BTI）参数变化。因此，我们校准通用迁移率参数以反映单轴应变 CMOS 晶体管中测得的负陡度变化。这使我们能够通过增加迁移率特性的负陡度来研究单轴应变技术中（工艺相关和应力诱导参数）变异韧性的程度。由此表明，应变 CMOS 技术中的变异性分析必须考虑迁移率变化与阈值电压变化之间自补偿的存在，这导致了相当程度的变异韧性。最后，我们利用详细的电路仿真来强调在 SPICE 分析中精确的迁移率变化建模的重要性，并解释为何应变技术中的变异性担忧可能不如非应变技术中严重。
引用
@article{arxiv.1702.06992,
title = {Extent of Variation Resilience in Strained CMOS: From Transistors to Digital Circuits},
author = {Ahmad Ehteshamul Islam and Charles Augustine and Kaushik Roy and Muhammad Ashraful Alam},
journal= {arXiv preprint arXiv:1702.06992},
year = {2017}
}
备注
25 pages, 7 figures