利用低温缓冲层提升 Si 掺杂 (010) $\beta$-Ga$_2$O$_3$ 薄膜中的电子迁移率

我们展示了一种使用金属有机气相外延（MOVPE）在 $\beta$-Ga$_2$O$_3$ 外延薄膜中的新型衬底清洗与缓冲层生长方案。对于沟道结构，先生长低温（LT，600 $^\circ$C）未掺杂 Ga$_2$O$_3$ 缓冲层，随后通过过渡层连续生长至高温（HT，810 $^\circ$C）Si 掺杂 Ga$_2$O$_3$ 沟道层而无生长中断。(010) Ga$_2$O$_3$ Fe 掺杂衬底清洗采用溶剂清洗，随后在外延层生长前进行额外 HF（49% 水溶液）处理 30 分钟。该步骤被证明可补偿源于衬底抛光工艺或环境污染的衬底-外延层界面处的寄生 Si 沟道。SIMS 分析显示衬底界面处 Si 峰值原子密度比衬底中 Fe 原子密度低数倍——表明完全补偿。通过电学（电容-电压剖面）测量也验证了外延-衬底界面处寄生电子沟道的消除。在 LT 生长的缓冲层中，观察到来自衬底的 Fe 前向衰减尾非常陡峭，衰减率为 $\sim$ 9 nm$/dec。这些沟道在 2$\times$10$^{16}$至 1$\times$10$^{20}$cm$^{-3}$掺杂范围内的非故意掺杂和 Si 掺杂薄膜中展现出 196 - 85 cm$^2$/Vs 的创纪录高电子迁移率。利用该衬底清洗与混合 LT 缓冲层也生长了 Si δ 掺杂沟道。对于 9.2$\times$10$^{12}$cm$^{-2}$的面电荷密度，测得创纪录高电子霍尔迁移率为 110 cm$^2$/Vs。该衬底清洗结合 LT 缓冲层方案展示了设计具有优异传输特性的 Si 掺杂$\beta$-Ga$_2$O$_3$ 沟道以用于高性能氧化镓基电子器件的潜力。