基于 FPGA 的 $F_{3^97}$ 和 $F_{3^{6*97}}$ 高效乘法器

Jamshid Shokrollahi; Elisa Gorla; Christoph Puttmann

基于 FPGA 的 $F_{3^97}$ 和 $F_{3^{6*97}}$ 高效乘法器

密码学与安全 2007-08-23 v1

作者: Jamshid Shokrollahi , Elisa Gorla , Christoph Puttmann

摘要

本文提出了一种新的有限域乘法结构。该结构基于数字级 LFSR (线性反馈移位寄存器) 乘法器，并利用 Karatsuba 方法减小了数字乘法器的面积。我们将 $F_{3^97}$ 上的结果与文献中的其他工作进行了比较。我们还提出了 $F_{3^{6*97}}$ 中乘法的新公式。这些新公式将 $F_{3^97}$ 乘法的次数从 18 次减少到 15 次。 $F_{3^97}$ 和 $F_{3^{6*97}}$ 域在基于配对的密码学背景下具有重要意义。

关键词

有限域乘法现场可编程门阵列线性反馈移位寄存器 Karatsuba 方法基于配对的密码学数字级乘法器

引用

@article{arxiv.0708.3022,
  title  = {Efficient FPGA-based multipliers for F_{3^97} and F_{3^{6*97}}},
  author = {Jamshid Shokrollahi and Elisa Gorla and Christoph Puttmann},
  journal= {arXiv preprint arXiv:0708.3022},
  year   = {2007}
}

备注

6 pages, 3 figures, to appear in the proceedings of FPL07

基于 FPGA 的 $F_{3^97}$ 和 $F_{3^{6*97}}$ 高效乘法器

摘要

关键词

引用

备注

相关论文