基于有限域 GF(2m) 多项式表示的串行输入并行输出乘法器面积高效 VLSI 实现
信息论
2023-09-15 v5 math.IT
摘要
有限域乘法器主要用于纠错码和信号处理。有限域乘法器被视为此类应用的瓶颈算术单元，它是有限域 GF(2m) 上最复杂的运算，需要大量逻辑资源。本文提出了一种带交错模约简的新型改进串行输入并行输出乘法算法。与文献中已有算法相比，所提方法提供了高效的面积架构。通过在特定架构中利用逻辑 NAND 门实现了有限域乘法器复杂度的降低。所提架构的效率基于时间（延迟、关键路径）和空间（门锁存数）复杂度等准则进行评估。详细的对比分析表明，基于逻辑 NAND 门的所提有限域乘法器优于先前已知的结果。
引用
@article{arxiv.2007.08284,
title = {Area- Efficient VLSI Implementation of Serial-In Parallel-Out Multiplier Using Polynomial Representation in Finite Field GF(2m)},
author = {Saeideh Nabipour and Gholamreza Zare Fatin and Javad Javidan},
journal= {arXiv preprint arXiv:2007.08284},
year = {2023}
}
备注
The simulation results needs to be to verified