RAPID：面向高吞吐与高能效的近似流水线软乘法器与除法器
硬件体系结构
2022-06-29 v1
摘要
误差弹性应用的快速更新及其对高吞吐量的追求，推动了为现场可编程门阵列（Field-Programmable Gate Arrays, FPGA）设计快速近似功能单元。现有不精确功能技术的研究存在三个不足：首先，大多数不精确乘法器和除法器专为专用集成电路（Application-Specific Integrated Circuit, ASIC）平台设计。其次，最先进的（state-of-the-art, SoA）近似单元大多仅在多核应用中的单个核内被替换。此外，端到端评估采用的是结果质量（Quality of Results, QoR），而非整体获得的性能。最后，现有的不精确组件未被设计为支持流水线方式，而流水线可提升含除法等应用的工作频率/吞吐量。本文中，我们提出RAPID，首个面向FPGA定制的流水线近似乘法器和除法器架构。所提出的单元高效利用6输入查找表（6-input Look-up Tables, 6-LUT）和快速进位链来实现Mitchell近似算法。我们新颖的误差精化方案相较于基线Mitchell方法开销可忽略不计，且将任意规模乘法和除法的精度提升至99.4%。实验结果表明，所提出的流水线与非流水线RAPID乘法器和除法器相比精确对应单元具有高效性。此外，将RAPID部署于生物信号处理、图像处理和无人机（Unmanned Air Vehicles, UAV）运动目标跟踪三个多核应用领域的端到端评估表明，相较精确核，其在面积、延迟和面积-延迟积（Area-Delay-Product, ADP）上分别有高达45%的改进，且QoR损失可忽略。
引用
@article{arxiv.2206.13970,
title = {RAPID: AppRoximAte Pipelined Soft Multipliers and Dividers for High-Throughput and Energy-Efficiency},
author = {Zahra Ebrahimi and Muhammad Zaid and Mark Wijtvliet and Akash Kumar},
journal= {arXiv preprint arXiv:2206.13970},
year = {2022}
}