基于快速滤波的模多项式乘法高速 VLSI 架构及其在格密码中的应用
密码学与安全
2024-05-07 v2 硬件体系结构
摘要
本文提出了一种用于格基后量子密码与同态加密应用的模多项式乘法的低延迟硬件加速器。所提出的新型模多项式乘法器利用快速有限冲激响应（FIR）滤波器架构来降低教科书式模多项式乘法的计算复杂度。我们还将此结构扩展为快速 并行架构，同时实现低延迟、高速与全硬件利用率。我们在多种多项式设定下以及以 Saber 后量子密码方案为案例研究，全面评估了所提架构的性能。实验结果表明，与最先进设计相比，我们提出的模多项式乘法器分别降低了计算时间与面积时间积。
引用
@article{arxiv.2110.12127,
title = {High-Speed VLSI Architectures for Modular Polynomial Multiplication via Fast Filtering and Applications to Lattice-Based Cryptography},
author = {Weihang Tan and Antian Wang and Yingjie Lao and Xinmiao Zhang and Keshab K. Parhi},
journal= {arXiv preprint arXiv:2110.12127},
year = {2024}
}