PaReNTT：基于并行余数系统与NTT的低延迟长多项式模乘硬件架构用于同态加密
硬件体系结构
2024-03-21 v2 密码学与安全
摘要
高速长多项式乘法对于同态加密（HE）和基于格的密码系统的应用十分重要。本文针对使用数论变换（NTT）和逆NTT（iNTT）的长多项式模乘，研究低延迟硬件架构。利用中国剩余定理（CRT）将模数分解为多个较小模数。我们提出的架构名为PaReNTT，作出了四项新颖贡献。首先，提出并行NTT与iNTT架构以减少处理多项式的时钟周期数。由于处理多项式的时钟周期数与并行度成反比，这可实现HE应用的实时处理。其次，所提架构消除了在NTT输出乘积输入iNTT之前对其进行置换的需要。这减少了 n/4 个时钟周期的延迟（n为多项式长度），并通过一个大小为 n 的延迟-交换-延迟电路减少了缓冲需求。第三，提出一种选择特殊模数的方法，其中模数可表示为少量带符号的二之幂项。第四，提出用于CRT计算残差多项式的预处理以及合并残差多项式的后处理的新型架构。这些架构显著降低了预处理与后处理步骤的面积消耗。所提出的长模多项式乘法非常适用于需要低延迟和高采样率的应用，因为这些前馈架构可在任意层级上流水线化。
引用
@article{arxiv.2303.02237,
title = {PaReNTT: Low-Latency Parallel Residue Number System and NTT-Based Long Polynomial Modular Multiplication for Homomorphic Encryption},
author = {Weihang Tan and Sin-Wei Chiu and Antian Wang and Yingjie Lao and Keshab K. Parhi},
journal= {arXiv preprint arXiv:2303.02237},
year = {2024}
}