面向提升性能的 CRT-Paillier 解密算法的成本效益优化与实现

为解决云计算中的隐私保护问题，正在广泛关注诸如 Paillier 加法同态算法等隐私增强技术。Paillier 算法允许在加密状态下进行加法和标量乘法运算，这可以有效保护隐私。然而，其计算效率受限于因加密导致的 ciphertext expansion 而进行的复杂模运算。为加速其解密运算，通常使用中国剩余定理（CRT）对这些模运算进行优化，进而延长解密计算链。为解决此问题，我们提出一种 eCRT-Paillier 解密算法，通过结合预计算参数和消除蒙哥马利模乘引入的额外判断操作来缩短解密计算链。这两种改进减少了 50% 的模乘法和 60% 的判断操作。基于这些改进，我们提出一种高度并行的全流水线架构，以消除传统模幂运算中乘法复用导致的停顿。该架构还采用了一些优化措施，例如通过分割指数来简化模幂单元、通过多核实例化来并行化数据流。最后，在 Xilinx Virtex-7 FPGA 上实现了一个高吞吐量且高效的 Paillier 加速器，名为 MESA。它可在 100 MHz 时钟频率下完成 2048 位密钥的解密，耗时 0.577 毫秒。与先前工作相比，MESA 在相同条件下的吞吐量提升范围为 1.16 至 313.21，LUT、DSP 和 FF 的面积效率分别提升 3.32 至 117.55、1.49 至 1.64 和 2.94 至 9.94。