Circuit Folding：基于模块化结构的可扩展图基电路切割

电路切割是一种利用量子计算和经典计算资源的技术，使大型量子电路可在噪声中间规模量子（NISQ）硬件上实际执行。近期方法通常仅专注于门切割或线切割，将量子电路建模为图。然而，这种表示方法常导致识别最优切割位置的计算复杂度在现实硬件约束下变得不可接受。本文引入 CIFOLD，一种新型图基框架，通过利用量子算法中固有的重复模块化结构，显著提升电路切割的可扩展性和效率。我们的方法系统性地将量子电路折叠为紧凑的元图，通过识别跨越纠缠量子比特的常见门序列并合并，大幅简化后续分区任务。我们定义折叠因子和方差以量化电路压缩并确保折叠平衡。借助这些浓缩表示，CIFOLD 可在不进行全局穷举搜索的情况下精确识别切割位置。我们进行大量实验，比较 CIFOLD 与最新电路切割技术。结果表明，CIFOLD 在分区质量和计算效率方面均优于现有方法，平均减少 31.6% 所需切割次数，并将抽样开销降低 3.55×10^9 倍。我们的发现表明，CIFOLD 是可扩展量子电路切割的重大进展。