一种 256kb 9T 近阈值 SRAM,每比特线 1k 单元并增强写入与读取操作
硬件体系结构
2019-01-07 v2
摘要
本文提出一种新型 9T SRAM 单元,其具有良好的可写性并同时改善了读取稳定性。仿真结果表明,在 90nm CMOS 工艺下,相较于传统 6T SRAM 单元,所提设计在 300mV 电源电压下将读取静态噪声容限(RSNM)和读取路径的 Ion/Ioff 分别提高了 219% 和 113%。所提设计使 SRAM 的最低工作电压(VDDmin)降至 350mV,而传统 6T SRAM 在低于 725mV 的电源电压下无法以可接受的失效率正常工作。我们还将我们的设计与近期文献中的另外三种 SRAM 单元进行了比较。为验证所提设计,采用新型 9T 和传统 6T SRAM 单元设计了一款 256kb SRAM。在其各自最小可能 VDD 下工作,相较于传统对手,所提设计将每次操作的写入和读取功耗分别降低了 92% 和 93%。所提 SRAM 单元面积较传统 6T 增大了 83%。然而,由于 9T 单元读取路径的大 Ion/Ioff,我们能够在 256kb SRAM 块的每一列中放置 1k 个单元,从而相较于传统 6T 可使每列写入和读取电路在更多单元间共享。因此,基于新型 9T 单元的 256kb SRAM 的面积开销较 6T SRAM 降至 37%。
引用
@article{arxiv.1812.10011,
title = {A 256kb 9T Near-Threshold SRAM With 1k Cells per Bit-Line and Enhanced Write and Read Operations},
author = {Ghasem Pasandi and Sied Mehdi Fakhraei},
journal= {arXiv preprint arXiv:1812.10011},
year = {2019}
}