面向能效脉冲神经网络的 PVT-韧性亚阈值 SRAM 基于存储器的运算加速器
硬件体系结构
2026-05-04 v1
摘要
本文提出一种 PVT-韧性、亚阈值 SRAM 基于存储器的计算（CIM）宏，专为能效脉冲神经网络（SNN）设计。该宏集成内部电流传感器和分布式电压调节器，以实现鲁棒的大规模（1024 行线、1304 列线和 128 个共享神经元单元）亚阈值电流模式 CIM，从而减轻能耗并抑制工艺-电压-温度（PVT）敏感性。神经元单元采用可编程、基于存储器的发射阈值，以增强神经元对 PVT 变化的鲁棒性。该架构采用步进-时钟批处理方案显著降低缓冲开销并提升输入数据复用。利用 SNN 的高稀疏性，所提出系统在能效和变动容忍性方面均实现显著提升。该原型采用 28nm CMOS 制造，实现 93.64% 的关键词识别准确率，达到最高 1181.42 TOPS/W，实现 7.24 TOPS/mm²，展示了面向高性能边缘 SNN 处理的可行且高效解决方案。
引用
@article{arxiv.2605.00319,
title = {A PVT-Resilient Subthreshold SRAM-Based In-Memory Computing Accelerator with In-Situ Regulation for Energy-Efficient Spiking Neural Networks},
author = {Shih-Hang Kao and Yang-Chan Hung and I-Wen Wang and Bing-Han Liu and Yu-Chia Chen and Tian-Sheuan Chang and Shyh-Jye Jou and Chien-Nan Liu and Hung-Ming Chen and Wei-Zen Chen},
journal= {arXiv preprint arXiv:2605.00319},
year = {2026}
}
备注
accepted in IEEE Transactions on Circuits and Systems I: Regular Papers