PICO-RAM：一种 PVT 不敏感的模拟计算存储 SRAM 宏，具原位多位电荷计算和 6T 薄单元兼容布局

模拟计算存储（CIM）在静态随机存取存储器（SRAM）中具有加速深度学习推理的前景，通过规避存储瓶颈并利用超高效模拟低精度算术。最新的模拟 CIM 设计尝试采用位并行方案进行多位模拟矩阵-向量乘法（MVM），以实现更高的能源效率、吞吐量以及训练的简单性和鲁棒性，而传统方法则通过数字移位-相加多个部分模拟计算结果。然而，位并行运算需要更复杂的模拟计算，并且更容易受到众所周知的模拟 CIM 挑战的影响，包括大型单元面积、低效且不准确的多位模拟运算以及对 PVT 变化的脆弱性。本文提出了 PICO-RAM，这是一种 PVT 不敏感且紧凑的 CIM SRAM 宏，采用电荷域位并行计算。它采用与最紧凑 6T SRAM 单元相同晶体管布局的多位薄单元乘-累加（MAC）单元。所有模拟计算模块，包括数字-模拟转换器（DAC）、MAC 单元、模拟移位-相加和模拟-数字转换器（ADC），都复用阵列内的一组局部电容，执行原位计算以节省面积并提高精度。一个紧凑的 8.5 位双阈值时域 ADC 在大多数时间段控制主路径，显著降低能耗。我们的 65 nm 原型实现了 559 Kb/mm${^2}$ 的最高存储密度，并在温度和电压变化（-40 至 105 ${^\circ}$C 和 0.65 至 1.2 V）下实现了在基于 SRAM 的模拟 CIM 设计中罕见的卓越鲁棒性。