基于时-转-数字转换器(TDC)的计算-在-内存架构：用于INT8 CNN的分层SRAM映射
信号处理
2026-01-05 v1
摘要
近年来，计算-在-内存(CiM)架构已成为深度神经网络(NN)加速器的有前景的解决方案。乘-累加(MAC)被视为NN中一种事实上的基本运算。通过利用CiM的内在并行处理能力，可以更高效地执行大量MAC运算。将权重存储在SRAM中进一步减少了数据传输的需求，从而提升了整体计算速度和效率。传统CiM架构在模拟域中执行MAC运算，采用模拟-数字转换器(ADC)将模拟MAC值转换为数字输出。然而，这些ADC会显著增加面积和功耗，同时引入非线性失真。本 work 提出一种基于时-转-数字转换器(TDC)的计算-在-内存(TDC-CiM)架构，通过TDC对模拟MAC结果进行数字化，从而在功耗和面积成本方面具有优势。专用的8T SRAM单元实现可靠的按位MAC运算，而读出端采用4位TDC带有脉冲压缩延迟单元，实现1 GB/s采样，功耗仅为1.25 mW。此外，结合权重驻留数据映射策略和自动SRAM宏选择算法，实现了跨CNN工作负载的可扩展且高效的部署。评估六个CNN模型表明，该算法在SRAM规模从32 KB扩展至256 KB时，可将推理能耗降低最高达8倍，同时在量化后保持最小的精度损失。该方案在8 KB SRAM存储存储器阵列上使用TSMC 28 nm工艺实现可行性。该提出的TDC-CiM架构实现了320 GOPS的吞吐量，能效达38.46 TOPS/W。
引用
@article{arxiv.2601.00434,
title = {Time--to--Digital Converter (TDC)--Based Resonant Compute--in--Memory for INT8 CNNs with Layer--Optimized SRAM Mapping},
author = {Dhandeep Challagundla and Ignatius Bezzam and Riadul Islam},
journal= {arXiv preprint arXiv:2601.00434},
year = {2026}
}