一种 33.6-136.2 TOPS/W 用于 65 nm CMOS 中的多位 LSTM 加速器的非线性模拟计算存储宏
硬件体系结构
2025-12-09 v1
摘要
模拟计算存储 (ACIM) 用于循环神经网络，尤其是长短期记忆 (LSTM) 网络的能源效率，受限于高比例的非线性 (NL) 操作通常以数字方式执行的事实。为此，我们提出一种集成带可重构 (1-5 位) 非线性存储 ADC 的 LSTM 加速器，直接在模拟域中计算 NL 激活函数：1) 采用解耦读/写路径的双 9T 位单元，以处理带符号输入和仿射权操作；2) 采用读词行压制 Cascode (RUDC) 技术实现比单晶体管设计高 2.8 倍的读比特线动态范围 (相较于传统 Cascode 结构仅提升 1.4 倍，同时降低 7 倍的电流波动)；3) 使用双电源 6T-SRAM 数组实现高效的多位权操作，显著降低位单元数量 (降低 7.8 倍) 和延迟 (降低 4 倍)。我们实验性地实现了 5 位 NLIM ADC，用于近似 LSTM 单元中的 NL 激活函数，平均误差 <1 LSB。仿真结果表明，凭借副本偏置策略，NLIM ADC 在温度变化下的鲁棒性优于预期。我们的设计在 12 类关键词识别任务中实现 92.0% 的芯片推理准确率，显示出比现有技术高 2.2 倍的系统级能源效率和 1.6 倍的面积效率。
引用
@article{arxiv.2512.06362,
title = {A 33.6-136.2 TOPS/W Nonlinear Analog Computing-In-Memory Macro for Multi-bit LSTM Accelerator in 65 nm CMOS},
author = {Junyi Yang and Xinyu Luo and Ye Ke and Zheng Wang and Hongyang Shang and Shuai Dong and Zhengnan Fu and Xiaofeng Yang and Hongjie Liu and Arindam Basu},
journal= {arXiv preprint arXiv:2512.06362},
year = {2025}
}