AFPR-CIM：一种具有动态范围自适应 FP-ADC 的模拟域浮点 RRAM 存内计算架构
系统与控制
2024-02-22 v1 系统与控制
摘要
功耗已成为边缘设备神经网络加速器的主要关注点。基于新型非易失性存储器 (NVM) 的存内计算 (CIM) 架构在提高能效方面展现出巨大潜力。然而，大多数近期的 NVM-CIM 解决方案主要专注于定点计算，不适用于浮点 (FP) 处理。在本文中，我们提出了一种基于阻变随机存取存储器 (RRAM) 的模拟域浮点 CIM 架构 (AFPR-CIM)。设计了一种新型自适应动态范围 FP-ADC，用于将模拟计算结果转换为浮点代码。具有高动态范围的输出电流被转换为归一化电压范围进行读出，以防止在低功耗下的精度损失。此外，还实现了一种新型 FP-DAC，它将浮点数字代码重构为模拟值以执行模拟计算。所提出的 AFPR-CIM 架构能够利用 FP8 (E2M5) 激活进行神经网络加速，从而实现更高的精度和能效。评估结果表明，AFPR-CIM 可实现 19.89 TFLOPS/W 的能效和 1474.56 GOPS 的吞吐量。与传统的 FP8 加速器、数字 FP-CIM 和模拟 INT8-CIM 相比，本工作的能效分别提升了 4.135 倍、5.376 倍和 2.841 倍。
引用
@article{arxiv.2402.13798,
title = {AFPR-CIM: An Analog-Domain Floating-Point RRAM-based Compute-In-Memory Architecture with Dynamic Range Adaptive FP-ADC},
author = {Haobo Liu and Zhengyang Qian and Wei Wu and Hongwei Ren and Zhiwei Liu and Leibin Ni},
journal= {arXiv preprint arXiv:2402.13798},
year = {2024}
}
备注
Accepted by DATE 2024