面向 AI 边缘设备的基于 SRAM 的 CIM 加速器 with RISC-V
硬件体系结构
2025-03-31 v1
摘要
计算存储器 (CIM) 因其通过最小数据传输实现高度并行计算的高能效性而在深度学习领域备受推崇。然而，当前的 SRAM-based CIM 设计因大型 AI 模型需从 DRAM 加载权重或特征图而导致延迟较长。此外，现有的 SRAM-based CIM 架构缺乏端到端模型推理功能。为此，本文提出了 CIMR-V，一种集成 CIM 层融合、卷积/最大池化流水线和权重融合的端到端 CIM 加速器 with RISC-V，实现了关键词识别模型延迟降低 85.14%。此外，所提出的 CIM-type 指令促进了端到端 AI 模型推理和完整的堆栈流程，有效协同 CIM 的高能效性与 RISC-V 的高可编程性。该设计采用 TSMC 28nm 工艺实现，实现 3707.84 TOPS/W 的能效和 26.21 TOPS 的算力（频率为 50 MHz）。
引用
@article{arxiv.2503.22072,
title = {CIMR-V: An End-to-End SRAM-based CIM Accelerator with RISC-V for AI Edge Device},
author = {Yan-Cheng Guo and and Tian-Sheuan Chang and Chih-Sheng Lin and Bo-Cheng Chiou and Chih-Ming Lai and Shyh-Shyuan Sheu and Wei-Chung Lo and Shih-Chieh Chang},
journal= {arXiv preprint arXiv:2503.22072},
year = {2025}
}
备注
published in IEEE International Symposium on Circuits and Systems (IEEE ISCAS 2024)