使用符合 BIST P1500 标准的方法测试逻辑内核：案例研究
硬件体系结构
2011-11-09 v1
摘要
本文描述了如何将基于 BIST 的方法应用于待集成到片上系统（SoC）环境中的逻辑内核测试。该方法的优势包括保护内核 IP 的能力、简单的测试接口（得益于采用 P1500 标准）、以全速运行测试的可能性、缩短的测试时间以及良好的诊断能力。论文报告了所实现的故障覆盖率、所需的面积开销和性能减速数据，并将这些数据与基于全扫描和顺序 ATPG 等替代方法的数据进行了比较。
引用
@article{arxiv.0710.4840,
title = {Testing Logic Cores using a BIST P1500 Compliant Approach: A Case of Study},
author = {P. Bernardi and G. Masera and F. Quaglio and M. Sonza Reorda},
journal= {arXiv preprint arXiv:0710.4840},
year = {2011}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)