IP 核的实时速逻辑内建自测试

硬件体系结构 2011-11-09 v1

作者: B. Cheon , E. Lee , L. -T. Wang , X. Wen , P. Hsu , J. Cho , J. Park , H. Chao , S. Wu

本文描述了一种灵活的逻辑内建自测试（BIST）方案，该方案具有以下特点：通过故障仿真引导的测试点插入实现高故障覆盖率；无需操纵时钟频率即可为多时钟设计提供真正的实时速（at-speed）测试能力；以及由于使用低速 SE 信号而便于物理实现。本文还报告了将该方案应用于两个广泛使用的 IP 核的结果。