具有非对称多项式重播种的 BILBO 友好型混合 BIST 架构
硬件体系结构
2017-11-27 v1
摘要
随着技术进步，集成电路已在单芯片中集成更多功能与更高复杂度。尽管测试方法已有改进，但电路复杂度的增加使测试仍具挑战性。数字电路测试中的两个重要挑战是测试时间以及为测试而访问被测电路（CUT）。这些挑战在复杂的片上系统（SoC）领域变得更为关键。本文提出一种在多阶段测试策略，实现于 BIST 架构之上，以降低简单核的测试时间，作为更全局 SoC 测试策略应用的一种解决方案。该策略在 BILBO 架构中实现其测试图案生成与输出响应分析器。所提方法得益于不规则多项式 BILBO（IP-BILBO）结构以改善其测试结果。在 ISCAS-89 基准电路上的实验结果显示，相较于先前工作，测试时间平均改善 35%。
引用
@article{arxiv.1711.08458,
title = {BILBO-friendly Hybrid BIST Architecture with Asymmetric Polynomial Reseeding},
author = {Elaheh Sadredini and Mohammadreza Najafi and Mahmood Fathy and Zaialabedin Navabi},
journal= {arXiv preprint arXiv:1711.08458},
year = {2017}
}