带有封装模拟核的混合信号 SOC 测试规划
硬件体系结构
2011-11-09 v1
摘要
当今许多 SOC 同时包含数字和模拟嵌入式核。尽管此类混合信号 SOC 的测试成本显著高于数字 SOC，但该领域的大多数先前研究仅专注于数字核。我们提出了一种用于混合信号 SOC 的低成本测试开发方法，允许以统一方式测试模拟和数字核，从而最小化整体测试成本。SOC 中的模拟核经过封装，以便可以使用数字测试访问机制 (TAM) 进行访问。我们评估了使用模拟测试封装对面积开销和测试时间的影响。为了减少面积开销，我们提出了一种模拟测试封装优化技术，并将其与 TAM 优化相结合，形成一种面向成本的测试调度启发式方法。我们还通过展示模拟封装和代表性核的晶体管级仿真，证明了使用模拟封装的可行性。我们展示了针对增加了五个模拟核的 ITC'02 基准 SOC 的测试调度实验结果。
引用
@article{arxiv.0710.4686,
title = {Test Planning for Mixed-Signal SOCs with Wrapped Analog Cores},
author = {Anuja Sehgal and Fang Liu and Sule Ozev and Krishnendu Chakrabarty},
journal= {arXiv preprint arXiv:0710.4686},
year = {2011}
}
备注
Submitted on behalf of EDAA (http://www.edaa.com/)