基于中介层的芯粒集成的安全性评估
密码学与安全
2020-10-27 v1 硬件体系结构
摘要
随着晶体管缩放逼近极限，基于中介层（interposer）的裸片（芯粒，chiplet）集成正获得关注。这种基于中介层的集成比传统系统级封装具有更精细、更紧密的互连间距，并提供两个关键优势：1. 它通过绕过耗时的验证与制造过程缩短设计到上市时间。2. 它通过复用芯粒降低设计成本。虽然慢速设计阶段的黑盒化缩短了设计时间，却引发了显著的安全担忧。我们研究了新兴的基于中介层的集成方法的安全影响。黑盒化的设计阶段在传统系统级芯片（SoC）设计中部署了针对硬件木马、逆向工程和知识产权盗版的安全措施，因此不适用于基于中介层的集成。我们提出使用功能多样的芯粒来检测并挫败硬件木马，并利用固有的逻辑冗余来加强反盗版措施。我们的方案不依赖于对黑盒设计阶段的访问。我们通过在中基层的 Xilinx FPGA 上，使用 Xilinx CORE GENERATOR IP 目录中的各类 IP 实现 MIPS 处理器、DCT 核和 AES 核，评估了我们方案的安全性、时间与成本收益。
引用
@article{arxiv.2010.13155,
title = {Security Assessment of Interposer-based Chiplet Integration},
author = {Mohammed Shayan and Kanad Basu and Ramesh Karri},
journal= {arXiv preprint arXiv:2010.13155},
year = {2020}
}