利用晶体管阈值电压的互连伪装新技术
密码学与安全
2017-05-09 v1
摘要
由于不可信方的参与，半导体供应链日益面临各种安全攻击，如木马插入、克隆、伪造、逆向工程(RE)和知识产权(IP)盗版。已提出门伪装以隐藏门的功能。然而，门伪装伴随显著的面积、功耗和延迟开销。本文中，我们提出利用多路复用器(muxes)对互连进行伪装以保护IP。提出了一种由晶体管阈值电压定义的传输管多路复用器，以阻止其逆向工程，因为晶体管阈值电压对对手是不透明的。所提出的具有多个输入的mux隐藏了网络的原始连接性。伪装设计在标称电压下工作并遵守常规可靠性限制。可以对一小部分网络进行伪装，以极低的开销极大增加RE工作量。我们提出了可控性、可观测性和随机网络选择策略用于伪装。仿真结果表明，当使用所提出的2:1 mux伪装5-15%的网络时，面积开销为15-33%，延迟开销为25-44%，功耗开销为14-29%。通过将mux尺寸增加到4:1、8:1和16:1，可以以较小的面积、延迟和功耗代价进一步改善RE工作量。
引用
@article{arxiv.1705.02707,
title = {A Novel Interconnect Camouflaging Technique using Transistor Threshold Voltage},
author = {Jae-Won Jang and Swaroop Ghosh},
journal= {arXiv preprint arXiv:1705.02707},
year = {2017}
}
备注
6 pages, 12 figures, 1 table