通过隐蔽门和机器学习实现拓扑结构与侧信道信息的伪装
密码学与安全
2026-03-30 v1
摘要
半导体知识产权(IP)盗窃导致年度损失数百亿美元，受益于先进的逆向工程(RE)技术。传统的“隐蔽”IC伪装方法通常侧重于隐藏局部门功能，但仍然容易受到系统级结构分析的攻击。本文探讨了“拟态欺骗”——即设计一种功能IP(F)在结构和视觉上伪装得看似完全不同的IP(A)。我们对三种欺骗方法——IP伪装、图匹配和DNAS-NAND门阵列——进行全面评估，分析其对基于图神经网络的节点分类和差分功率分析(DPA)的抗性。关键的是，我们证明拟态欺骗实现了一种新型反侧信道防御：通过迫使密码学原语的误分类，使对手被引导应用错误的功率模型，导致DPA攻击失败。我们的结果表明，这种多层次方法有效地通过“中毒”用于 netlist 理解的结构和逻辑数据，有效阻挡整个RE工具链。
引用
@article{arxiv.2603.25904,
title = {Disguising Topology and Side-Channel Information through Covert Gate- and ML-Enabled IP Camouflaging},
author = {Junling Fan and David Koblah and Domenic Forte},
journal= {arXiv preprint arXiv:2603.25904},
year = {2026}
}