TimingCamouflage+：利用非常规时序增强网表安全性（附附录）
密码学与安全
2020-03-03 v1 硬件体系结构
摘要
随着逆向工程的近期进展，攻击者可通过开盖并扫描 authentic 芯片的所有层来重构网表以仿制芯片。这种相对容易的仿制之所以可行，是因为采用了标准简单时钟方案，其中所有组合逻辑块均在一个时钟周期内工作，因此仅凭组合逻辑门与触发器的网表就足以复制设计。本文提出打破“网表完整表征电路功能”这一假设，引入非常规时序。通过引入波流水路径，攻击者在逆向工程中必须捕获门与互连延迟，或测试海量组合路径以识别波流水路径。为阻碍基于测试的攻击，我们构建带波流水的虚假路径以增加仿制难度。实验结果证实，在基准电路中可成功构建波流水真路径与虚假路径，且仅带来可忽略的开销，从而挫败潜在的攻击技术。
引用
@article{arxiv.2003.00862,
title = {TimingCamouflage+: Netlist Security Enhancement with Unconventional Timing (with Appendix)},
author = {Grace Li Zhang and Bing Li and Meng Li and Bei Yu and David Z. Pan and Michaela Brunner and Georg Sigl and Ulf Schlichtmann},
journal= {arXiv preprint arXiv:2003.00862},
year = {2020}
}