非确定性 Auxiliary Depth-受限存储自动机与半无界级联电路

我们讨论了最近由 Yamakami 提出的确定性 auxiliary depth-$k$ storage automata（即 aux-$k$-sda）的非确定性变体。已证明由以多项式时间和对数工作空间运行的 aux-$k$-sdas 所识别的所有语言位于 $\mathrm{LOGDCFL}$ 与 $\mathrm{SC}^k$（即 Steve 类 SC 的第 $k$ 层）之间。我们进一步提出一种新的简单计算模型，即半无界级联布尔电路，其由部分级联块组成，其中每层从左到右的所有门都以特定的 AND 和 OR 门相连。我们利用这种新的电路模型来表征一种非确定性变体的 aux-$2k$-sda（称为 aux-$2k$-sna），其以多项式时间运行并使用对数工作空间。通过放宽级联电路的要求，我们还展示了此类级联电路族如何表征计算复杂性类 $\mathrm{P}$。这为 $\mathrm{LOG}k\mathrm{SNA}$ 提出了上界，即由 $\mathrm{P}$ 给出。