中子诱发打击：逻辑电路中多位翻转的可能性
硬件体系结构
2017-06-16 v2
摘要
来自宇宙射线或封装材料的高能粒子可以在逻辑电路中产生毛刺或电流瞬态（单粒子瞬态或 SET）。该 SET 最终可能被寄存器捕获，导致寄存器内容翻转，这被称为软错误或单粒子翻转（SEU）。软错误通常被建模为概率性单比特翻转模型。在开发此类抽象故障模型时，一个重要问题是考虑粒子打击导致多位错误的可能性。文献中已注意到 SET 会导致多次翻转的事实。我们对 SET 对逻辑电路的影响进行了表征研究，以量化 SET 可能导致多位翻转的程度。我们使用版图后电路仿真和蒙特卡洛采样方案来获取准确的比特翻转统计数据。我们在 180nm 和 65nm 技术下对 ISCAS'85、ISCAS'89 和 ITC'99 基准电路进行了仿真。我们发现，相当大比例的 SEU 结果包含多个寄存器翻转。我们进一步分析了寄存器打击和逻辑门打击对多位翻转的各自贡献。我们发现，在错误结果中，“门打击”情况的多位翻转概率相当大，最高可达 50%，而“寄存器打击”情况仅为约 2%。这意味着，原则上我们可以使用加固触发器设计来消除由寄存器打击引起的翻转。然而，在此类设计中，在剩余的门打击引起的翻转中，很大一部分可能是多位翻转。
引用
@article{arxiv.1612.08239,
title = {Neutron induced strike: On the likelihood of multiple bit-flips in logic circuits},
author = {Nanditha P. Rao and Madhav P. Desai},
journal= {arXiv preprint arXiv:1612.08239},
year = {2017}
}
备注
9 pages