分析SRAM FPGA上二值化神经网络的单粒子翻转脆弱性
硬件体系结构
2024-04-03 v1
摘要
神经网络在过去十年中越来越多地用于各种高要求应用，如目标检测与分类、自动驾驶等。在实现神经网络的不同计算平台中，FPGA由于设计灵活性和高性能功耗比而具有多种优势。此外，量化等近似技术已被引入，减少了计算和存储需求，从而使得在FPGA器件中集成更大的神经网络成为可能。另一方面，FPGA对辐射引起的单粒子翻转敏感。在这项工作中，我们对基于FPGA的二值化全连接神经网络加速器进行了深入的可靠性分析，运行了统计故障注入活动。该二值化神经网络基准由FINN生成，FINN是一个开源框架，提供从抽象层次到设计的端到端流程，使得设计定制化的FPGA神经网络加速器变得容易，同时它还支持各种近似技术。该活动包括在运行二值化神经网络的最先进Xilinx Ultrascale+ FPGA的配置存储器中注入故障，以及在用户触发器中注入穷举故障。我们分析了故障注入结果，按网络层、时钟周期和寄存器表征了电路的单粒子翻转脆弱性。总体而言，结果表明二值化神经网络对软错误具有固有的弹性，因为配置存储器和触发器中的单粒子翻转只有一小部分导致系统崩溃或误分类错误。
引用
@article{arxiv.2404.01757,
title = {Analyzing the Single Event Upset Vulnerability of Binarized Neural Networks on SRAM FPGAs},
author = {Ioanna Souvatzoglou and Athanasios Papadimitriou and Aitzan Sari and Vasileios Vlagkoulis and Mihalis Psarakis},
journal= {arXiv preprint arXiv:2404.01757},
year = {2024}
}
备注
7 pages, 5 figures, 4 tables. 2021 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT). IEEE, 2021