深度神经网络加速器流水线中单事件引起的位故障分析
硬件体系结构
2025-12-02 v1
摘要
近年来,随着人工智能(AI)及更具体地说,深度神经网络(DNN)应用领域的日益增长,深度神经网络加速器处理器的使用量激增,以提高DNN推理的计算效率。然而,像任何数字电路一样,这些处理器容易受到辐射粒子(如重离子、质子等)引起的故障,这使得其在恶劣辐射环境中的使用提出了挑战。本文通过置信水平(RTL)故障注入(FI)仿真,对基于脉动阵列(Systolic Array)的深度神经网络加速器(SA-DNN加速器)的计算流水线进行深入分析,以提高每个硬件模块的可观测性。从这些分析中,我们呈现了针对三个不同DNN工作负载(利用MNIST和CIFAR-10数据集)的寄存器组对单比特故障的敏感性。这些敏感性以故障传播概率()和错误分类概率()的形式呈现,分别显示注入故障导致非关键错误(数值偏移)或关键错误(分类故障)的概率。基于这些结果,我们构思了一种高效的故障缓解策略,以在面积和功耗开销方面对SA-DNN加速器进行 hardening。
引用
@article{arxiv.2512.00028,
title = {Analysis of Single Event Induced Bit Faults in a Deep Neural Network Accelerator Pipeline},
author = {Naïn Jonckers and Toon Vinck and Peter Karsmakers and Jeffrey Prinzie},
journal= {arXiv preprint arXiv:2512.00028},
year = {2025}
}
备注
Submitted to JINST in context of TWEPP 2025 proceedings