外延定义FinFET（EDFinFET）相较FinFET的电路密度提升
新兴技术
2016-04-18 v1
摘要
FinFET技术易受随缩放而来的基于线边缘粗糙度（LER）的VT变化影响。为此，我们提出了一种外延定义（ED）FinFET（EDFinFET）作为10 nm节点及更先进节点的FinFET架构替代方案。我们通过统计仿真表明，EDFinFET将基于LER的VT变异性降低了90%，总变异性降低了59%。然而，由于鳍片宽度不受静电学和变异性限制（相比之下FinFET的鳍片宽度约为LG/3，其中LG为栅长），EDFinFET由更宽的鳍片组成。这表明基于EDFinFET的电路可能密度较低。在本研究中，我们表明宽鳍片可实现更高的鳍片高度。在高鳍片上设计多级STI的能力使得单个鳍片上能实现不同的晶体管宽度（即各种W/L，例如1-10）。这一能力确保了即使单个EDFinFET器件占用面积比FinFET大约2倍，对于W/L为2及更高的基本构建模块（如反相器或NAND门），EDFinFET可能产生相等或更高的电路密度。
引用
@article{arxiv.1604.04454,
title = {Enhanced Circuit Densities in Epitaxially Defined FinFETs (EDFinFETs) over FinFETs},
author = {Sushant Mittal and Aneesh Nainani and M. C. Abraham and Saurabh Lodha and Udayan Ganguly},
journal= {arXiv preprint arXiv:1604.04454},
year = {2016}
}