面向量子计算的 28 nm FDSOI CMOS 技术至 4.2 K 的设计导向建模
应用物理
2018-08-17 v1 介观与纳米尺度物理
量子物理
摘要
本文对商用 28 nm FDSOI CMOS 技术从室温到 4.2 K 进行了表征与建模。我们从基础器件物理出发，阐释了不完全电离与界面陷阱对该技术的影响，进而说明如何在电路器件模型中考虑这些现象。我们发现，面向设计的简化 EKV 模型能够准确预测温度降低对转移特性、背栅灵敏度以及跨导效率的影响。所呈现的结果旨在将工业标准紧凑模型扩展至低温，以用于 28 nm FDSOI 工艺中低温 CMOS（cryo-CMOS）电路的设计。
引用
@article{arxiv.1808.05507,
title = {Design-oriented Modeling of 28 nm FDSOI CMOS Technology down to 4.2 K for Quantum Computing},
author = {Arnout Beckers and Farzan Jazaeri and Heorhii Bohuslavskyi and Louis Hutin and Silvano De Franceschi and Christian Enz},
journal= {arXiv preprint arXiv:1808.05507},
year = {2018}
}
备注
2018 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS)