三进制全加器综合综述：统计、修正与评估
硬件体系结构
2023-07-27 v2
摘要
三进制加法器的历史可追溯到六十多年前。自那时起，文献中提出了大量三进制全加器（TFA）。本文对 TFA 进行了回顾，以使读者熟悉所采用的设计方法及其流行程度。此外，尽管存在众多 TFA，但几乎无一处于最简形式。若采用部分 TFA 而非完整 TFA，本可省去大量晶体管。根据我们的调查，以往设计中仅有 28.6% 为部分 TFA。并且，若假设输出进位电压为 0V 或 VDD 的部分 TFA，还可进一步简化。这样，在单 VDD 设计中，进位生成部分的电压分压将被消除，功耗更低。据我们检索，文献中仅存在三个具备此有利条件的部分 TFA。此外，以往文章中的多数仿真设置不够真实。因此，这些论文所报告的仿真结果既不可比也不完全有效。为此，我们受启发开展一项综述，详述该问题，并改进部分已有设计。在 84 篇论文中，本文选取、简化并仿真了 10 种不同的 TFA（来自 11 篇论文）。基于 HSPICE 与 32nm CNFET 工艺的仿真结果表明，简化后的部分 TFA 在延迟、功耗和晶体管数方面均优于其原始版本。
引用
@article{arxiv.2206.01424,
title = {Comprehensive Survey of Ternary Full Adders: Statistics, Corrections, and Assessments},
author = {Sarina Nemati and Mostafa Haghi Kashani and Reza Faghih Mirzaee},
journal= {arXiv preprint arXiv:2206.01424},
year = {2023}
}
备注
31 Pages, 23 Figures, 17 Tables