用于进位传播加法器的两种新型CNTFET四进制全加器

在进位传播加法器中，进位传播是关键延迟。对于其所用的单位数字加法器，最高效的方案是生成两个中间进位：C$_{out0}$（$C_{in}$=0）和 $C_{out1}$（$C_{in}$=1），然后将它们多路选择以根据 $C_{in}$ 产生正确输出。对于任意基数，进位输出逻辑值恒为 0 或 1。我们表明，在四进制全加器中使用 0 和 $V_{dd}$ 电平而非 0 和 $V_{dd}$/3 电平作为输入与输出进位，可显著减少进位传播。我们将此类四进制全加器与二进制全加器比较，以实现 N 位进位传播加法器。