基于CNFET的采用动态逻辑的高效三进制半加器与1-trit乘法器电路设计
新兴技术
2021-10-07 v1 信号处理
摘要
本文提出了一种使用碳纳米管晶体管的三进制半加器与1-trit乘法器。所提出的电路采用传输管逻辑与动态逻辑设计。三进制逻辑比二进制逻辑使用更少的连线，且在相同数据传输量下所需的电压变化更少。碳纳米管晶体管相较于MOSFET具有诸多优势，例如电子与空穴迁移率相同、可通过改变纳米管直径调节阈值电压、以及更低的泄漏功耗。与近期采用类似设计方法的三进制半加器相比，所提出的半加器具有更低的功耗、延迟以及更少的晶体管数。所提出的1-trit乘法器亦具有比其他设计更低的延迟。此外，这些优势在较宽的电源电压范围、工作温度及输出负载下均可实现。该设计在PDP方面也比最接近的设计对工艺波动更具鲁棒性。
引用
@article{arxiv.2110.02223,
title = {CNFET-based design of efficient ternary half adder and 1-trit multiplier circuits using dynamic logic},
author = {Farzin Mahboob-Sardroudi and Mehdi Habibi and Mohammad-Hossein Moaiyeri},
journal= {arXiv preprint arXiv:2110.02223},
year = {2021}
}