三进制与二进制加法器和乘法器的比较
硬件体系结构
2019-08-21 v1
摘要
尽管已有许多论文提出了三进制加法器和三进制乘法器的实现，但总体上尚未与相应的二进制实现进行比较。我们根据基本单元（即1位和1三进制位加法器、1位和1三进制位乘法器）具有相同计算能力，对二进制与三进制加法器和乘法器的实现进行比较。随后，采用相同的CNTFET技术比较这些基本单元的复杂度，以评估一侧的N位加法器和M三进制位加法器，以及N×N位乘法器和M×M三进制位乘法器（其中M = N/IR，IR = log(3)/log(2)为信息比）的整体复杂度。虽然三进制加法器和乘法器具有更少的输入输出连接并使用更少的基本构建块，但三进制构建块的复杂度过高，三进制加法器和乘法器无法与二进制媲美。
引用
@article{arxiv.1908.07299,
title = {Comparing ternary and binary adders and multipliers},
author = {Daniel Etiemble},
journal= {arXiv preprint arXiv:1908.07299},
year = {2019}
}
备注
7 pages, 11 figures