自适应 3D-IC TSV 容错结构生成
硬件体系结构
2018-03-08 v1
摘要
在三维集成电路（3D-ICs）中，硅通孔（TSV）是提供垂直连接的关键技术。然而，良率与可靠性是基于 TSV 的 3D-ICs 技术在工业中采用的主要障碍之一。文献中已提出多种利用冗余 TSV 修复故障功能 TSV 的容错结构以提升良率与可靠性，但由于缺乏有效的容错结构生成方法，并非总能找到有效结构。在本文中，我们关注自适应容错结构生成问题。给定功能 TSV 与冗余 TSV 之间的关系，我们首先计算每个 TSV 组中可容忍故障的最大数量。随后我们提出一种基于整数线性规划（ILP）的模型，以构建具有最小多路复用器延迟开销与硬件成本的自适应容错结构。我们进一步通过高效的最小费用最大流（MCMF）模型开发了加速技术。所有提出的方法均嵌入至自顶向下的 TSV 规划框架中，以形成功能 TSV 组并生成自适应容错结构。实验结果表明，与最先进技术相比，用于容错的冗余 TSV 数量可被有效减少。
引用
@article{arxiv.1803.02490,
title = {Adaptive 3D-IC TSV Fault Tolerance Structure Generation},
author = {Song Chen and Qi Xu and Bei Yu},
journal= {arXiv preprint arXiv:1803.02490},
year = {2018}
}
备注
Submitted to IEEE Trans. on CAD